Khóa học Facebook Marketing tại Hoàng Nguyễn

3. Môi trường truyền thông

a) Cáp xoắn đôi (Twisted Pair) : Cáp xoắn đôi có hai loại: Có vỏ bọc (Shielded Twisted Pair) và không có vỏ bọc (Unshielded Twisted Pair). Cáp xoán đôi có vỏ bọc sử dụng một vỏ bọc đặc biệt quấn xung quanh dây dẫn có tác dụng chống nhiễu.
   Cáp xoán đôi trở thành loại cáp mạng được sử dụng nhiều nhất hiện nay. Nó hỗ trợ hầu hết các khoảng tốc độ và các cấu hình mạng khác nhau và được hỗ trợ bởi hầu hết các nhà sản xuất thiết bị mạng.
Các đặc tính của cáp xoán đôi là:
- Được sử dụng trong mạng token ring (cáp loại 4 tốc độ 16MBps), chuẩn mạng Ethernet 10BaseT (Tốc độ 10MBps), hay chuẩn mạng 100BaseT ( tốc độ 100Mbps)
- Giá cả chấp nhận được.
- UTP thường được sử dụng bên trong các tòa nhà vì nó ít có khả năng chống nhiễu hơn so với STP.
-Cáp loại 2 có tốc độ đạt đến 1Mbps (cáp điện thoại) .
-Cáp loại 3 có tốc độ đạt đến 10Mbps (Dùng trong mạng Ethernet 10BaseT)
-Cáp loại 5 có tốc độ đạt đến 100MBps (dùng trong mạng 10BaseT và 100BaseT)
-Cáp loại 5E và loại 6 có tốc độ đạt đến 1000 MBps (dùng trong mạng 1000 BaseT)
b) Cáp đồng trục (Coaxial Cable) : Cáp đồng trục là loại cáp được chọn lựa cho các mạng nhỏ ít người dùng, giá thành thấp.
-Cáp đồng trục gầy (thin coaxial cable): ký hiệu RG-58AU, được dùng trong chuẩn mạng Ethernet 10Base2.
-Cáp đồng trục béo (thick coaxial cable): ký hiệu RG-11, được dùng trong chuẩn mạng 10Base5
Các loại đầu nối được sử dụng với cáp đồng trục gầy là đầu nối chữ T (T connector), đầu nối BNC và thiết bị đầu cuối (Terminator).
c) Cáp quang (Fiber Optic) : có nhiều ưu thế : dung lượng truyền cao, giá rẻ. Sợi quang gồm 1 lõi làm bằng thuỷ tinh rất mỏng không có cấu trúc tinh thể, không dẫn điện, cỡ 1µm. Bên ngoài được bọc bởi 1 chất khác có hệ thống chiết quan nhỏ hơn. Ánh sáng truyền đi trong sợi cáp quang theo 2 chế độ (đơn và đa). Độ suy hao cơ sở 2db/km – thấp. Ánh sáng trông thấy có tần số 108 MHz nên độ rộng băng của cáp quang rất lớn. Tốc đọ truyền có thể đạt 26 byte/s trong khoảng 10-100 km. Để ứng dụng kỹ thuật cáp quang cần có những bộ biến đổi điện/quang, quang/điện

Định nghĩa Modem là gì ? modem la gi

  Định nghĩa Modem là gì ?

 Modem là bộ điều chế và giải điều chế để biến đổi các tín hiệu số thành tín hiệu tương tự và ngược lại trên mạng thọai.
   Tín hiệu số từ máy tính đến Modem, được Modem biến đổi thành tín hiệu tương tự để có thể đi qua mạng thoại. Tín hiệu này đến Modem ở điểm B được biến đổi ngược lại thành tín hiệu số đưa vào máy tính ở B
   Các kỹ thuật điều chế cơ bản:
- Điều chế biến đổi biên độ (Amplitude Modulation)
- Điều chế tần số (Frequency Modulation)
- Điều chế Pha (Phase Modulation)
   Hiện có rất nhiều modem hiện đại từ loại thấp: 300, 600, 1200, 2400bit/s đến loại 9600, 14400, 28800, 56600 bit/s. Với tốc độ truyền tương đối cao trên đường biên hẹp nên đòi hỏi những điều chế phức tạp.

7. So sánh CSMA/CD với Token ring

- Độ phức tạp của các Token ring lớn hơn nhiều so với CSMA/CD
- Những công việc phải làm của 1 trạm của CSMA/CD đơn giản hơn Token ring
- Hiệu quả của Token ring đối với tải nhẹ và cao ở tại nặng
- Vì các khung truyền dẫn khác nhau được sử dụng với 3 kiểu LAN cơ bản nên chúng có khung truyền dần khác nhau. Việc sử dụng chế độ quản bá bởi 802.3 và 802.4 đã cho thấy rằng chúng đã tận dụng 1 vị trí đồng bộ (preamble) tại phần đầu của mỗi khung để cho phép một trạm thu đạt được sự đồng bộ bit trước lúc bắt đầu nhận nội dung của khung. Điều này không cần thiết với mạng token ring, vì các đồng bộ cục bộ trong tất cả các trạm được duy trì sự đồng bộ bởi 1 tuyến bit lan truyền liên tục trong mạng.

6. Tình trạng tắc ngẽn trong mạng là gì. Nêu 1 vài guyên nhân thường gây ra hiện tượng tắc ngẽn trên mạng và biện pháp khắc phục

   Khi có quá nhiều gói tin trong mạng hay 1 phần của mạng làm cho hiệu suất của mạng giảm đi vì các nút mạng không còn đủ khả năng lưu trữ, xử lý, gửi đi và chúng bắt đầu bị mất các gói tin. Hiện tượng này gọi là sự tắc ngẽn trong mạng
   Yếu tố gây ra tắc nghẽn:
- Đường truyền băng thông thấp
- Các gói tin đến một nút tại nhiều ngõ vào và đều cần một ngõ ra
- Các bộ xử lý chậm
   Các biện pháp chống tắc ngẽn
        Mặc dù sinh ra cơ chế kiểm soát luồng dữ liệu nhằm tránh tình trạng ùn tắc trên mạng nhưng trong thực tế thì nó vẫn cứ xảy ra và người ta phải dự kiến các giải pháp thích hợp. Nhiệm vụ giải quyết ùn tắc này thường dành cho tầng Mạng. Có thể dùng một số biện pháp sau đây:
- Dành sẵn các bộ đệm chỉ để dùng khi xẩy ra ùn tắc. Phương pháp này đã được dùng trong mạng ARPANET nhưng hiệu quả không cao vì bản thân bộ nhớ đệm rồi cũng nhanh chóng ùn tắc.
- Gắn cho các gói tin một thời gian “sống” xác định trước, nếu quá thời gian đó thì chúng bị hủy. Tuy nhiên giải pháp này khá nguy hiểm vì có thể hủy bỏ các gói tin ngay khi chúng vừa đạt đích. Nhưng dẫu sao thì nó cung có ích trong việc ngăn chặn hiện tượng ùn tắc nên người ta cũng thường hay dùng. Đơn giản hơn, ta có thể loại bỏ các gói tin muốn đi qua một liên kết đã quá tải. Giao thức tầng Giao Vận sẽ chịu trách nhiệm truyền lại các gói tin bị loại bỏ đó.
- Trong các mạng dùng mạch ảo như là mạng X25, sự ùn tắc có thể do mở ra quá nhiều VC qua một nút. Cần phải đóng bớt một số để tránh ùn tắc. Tầng mạng chịu trách nhiệm mở lại các VC đó thì không còn nguy cơ ùn tắc nữa.
     Ngoài ra còn có các biện pháp sau:
- Bố trí khả năng vận chuyển, lưu trữ, xử lý của mạng dư so với yêu cầu.
- Hủy bỏ các gói tin bị tắc nghẽn quá thời hạn.
   - Hạn chế số gói tin vào mạng nhờ cơ chế của sổ.
   - Chặng đường vào khi của các gói tin khi mạng quá tải.  

5. Kỹ thuật định đường

   a. Kỹ thuật định đường tập trung
      Được đặc trưng bởi sự tồn tại của một (hoặc vài) trung tâm điều khiển mạng thực hiện việc chọn đường sau đó gửi các bảng chọn đường tới tất cả các nút dọc theo con đường đã được chọn đó. Trong trường hợp này, thông tin tổng thể của mạng cần dùng cho việc chọn đường chỉ được cất giữ tại trung tâm điều khiển mạng. Các nút mạng có thể không gữi bất cứ thông tin nào về trạng thái của chúng tới trung tâm, hoặc gữi theo định kỳ, hoặc chỉ gữi khi xảy ra một sự kiện nào đó. Trung tâm điều khiển sẽ cập nhập các bảng chọn đường dựa trên các thông tin nhận được đó
   b. Kỹ thuật định đường phân tán
       Trong kỹ thuật này không tồn tại các trung tâm điều khiển. Quyết định chọn đường được thực hiện tại mỗi nút của mạng. Điều này đòi hỏi việc trao đổi thông tin giữa các nút, tùy theo mức độ thích nghi của giải thuật được sử dụng.
   c. Kỹ thuật định đường không thích nghi (hay còn gọi tĩnh)
       Trong kỹ thuật này có thể là tập trung hoặc phân tán nhưng nó không đáp ứng với mọi sự thay đổi trên mạng. Trong trường hợp này, việc chọn đường thực hiện mà không có sự trao đổi thông tin, không đo lường và không cập nhập thông tin.  Tiêu chuẩn (tối ưu) để chọn đường và bản thân con đường được chọn một lần cho toàn cuộc, không hề có sự thay đổi giữa chúng. Kỹ thuật chọn đường này rất đơn giản, do vậy được sử dụng rộng rãi, đặc biệt trong các mạng tương đối ổn định ít có thay đổi về địa hình và lưu thông trên mạng.


   d. Kỹ thuật định đường thích nghi (hay còn gọi động)
       Kỹ thuật này đã thu hút sự quan tâm đặc biệt những nhà thiết kế mạng do khả năng đáp ứng với các trạng thái khác nhau của mạng. Đây là một yếu tố rất quan trọng, đặc biệt đối với các ứng dụng thời gian thực trong đó yếu cầu đầu tiên của người sử dụng mạng là phải có khả năng cung cấp được các con đường khác nhau để dự phòng sự cố và thích nghi nhanh chóng với các thay đổi trên mạng. Mức độ thích nghi này được đặc trưng bởi sự trao đổi thông tin chọn đường trong mạng. Đơn giản nhất là không trao đổi gì hết. Mỗi nút (hoặc trung tâm điều khiển trong trường hợp kỹ thuật tập trung) hoạt động một cách độc lập với thông tin riêng của mình để thích nghi với sự thay đổi của mạng theo một phương pháp nào đó. ở mức độ cao hơn, thông tin về trạng thái của mạng có thể được cung cấp từ các nút láng giềng hoặc từ tất cả các nút khác. Thông thường, các thông tin được đo lường và sử dụng cho việc chọn đường bao gồm:
- Các trạng thái của đường truyền.
- Các độ trể truyền dẫn.
- Mức độ lưu thông.
- Các tài nguyên khả dụng.
   Khi có sự thay đổi trên mạng ( ví dụ thay đổi do sự cố hoặc do sự phục hồi của một nút mạng v.v...) các thông tin trên cần phải được cập nhật. Thực tế cho thấy rằng phần lớn các kỹ thuật chọn đường phân tán và thích nghi đáp ứng nhanh với các ‘tin lành’ nhưng lại đáp ứng chậm đối với các ‘tin xấu’. Chẳng hạn thông tin về sự cố của một đường truyền nằm trên một con đường đã chọn đôi khi không được truyền với tốc độ cần thiết làm cho các gói tin vẫn được gửi đến đường truyền đó gây nên hiện tượng tắc nghẽn, chúng ta cần phải có các giải pháp cho vấn đề này.
   Trong kỹ thuật chọn đường phân tán và thích nghi cũng gặp một số các hiện tượng khác nhau. Ví dụ như các gói tin bị quẩn trong mạng và không bao giờ đến được đích.

4. Cơ chế kiểm soát lỗi và điều khiển luồng

a) Kiểm soát lỗi :
- Khi truyền đi 1 byte trong hệ thống máy tính thì khả năng xảy ra 1 lỗi do hỏng hóc ở phần nào đó hoặc do nhiễu gây nên là luôn có thể. Các kênh vào ra thường xảy ra lỗi, đặc biệt là ở truyền số liệu. Để kiểm tra lỗi ta có thể :
  + Dùng Timer, nghĩa là nếu quá thời gian quy định bên gửi không nhận được tín hiệu trả lời, xem như lỗi, phát lại gói tin hỏng
  + Đánh số Frame gửi đi, nếu không nhận đúng thứ tự khung là lỗi, yêu cầu phát lại
  + Để kiểm tra thu đúng gói tin gửi đi, thường khi phát tin có kèm theo trường kiểm tra lỗi (FCS) bằng cách sử dụng các phương pháp sau :
·         Phương pháp bit chẵn lẽ
·         Phương pháp mã đa thức
·         Phương pháp mã sửa sai dùng nguyên lý cân bằng parity để chỉ ra các bit lỗi
   Khi điều khiển xử lý tiếp nhận cần phải thực hiện thủ tục điều khiển lỗi tự động bằng cách tính trường lỗi khung tin thu được so với trường lỗi truyền qua, nếu đúng thì trả lời ACK, nếu sai trả lời NAK hoặc bên thu không nhận được tín hiệu ACK sau 1 thời gian để bên phát truyền lại khung hỏng. Kiểu điều khiển lỗi này gọi là yêu cầu lặp lại tự động (ARQ : Automatic Repeat Request)
b) Điều khiển luồng
   Nếu số lượng dữ liệu truyền giữa 2 thiết bị phát và thu là nhỏ thì thiết bị phát có thể phát tức thời. Nếu 2 thiết bị hoạt động tốc độ khác nhau, chúng ta phải điều khiển số liệu ở ngõ vào để ngăn chặn tình trạng tắc ngẽn trong mạng. Trong các mạng chuyển mạch gói (PSN) thường vẫn xảy ra trường hợp lượng tải đưa ra từ bên ngoài vào vượt quá khả năng phục vụ của mạng. Thậm chí đôi khi điều này vẫn xảy ra khi đã sử dụng thuật toán định tuyến tối ưu. Các gói không có chỗ xếp hàng sẽ bị loại bỏ, và tất nhiên sau đó bên thu sẽ yêu cầu truyền lại, dẫn đến việc lãng phí hiệu quả sử dụng mạng. Bên cạnh đó, khi lượng tải áp đặt lớn quá mức sẽ làm giảm tính khả thông của mạng và trễ của gói trở nên rất lớn. Cho nên đôi lúc vẫn phải hạn chế bớt 1 phần tin truy nhập vào mạng để tránh tình trạng mạng bị quá tải như trên. Đó chính là chức năng của thuật toán điều khiển luồng

2. Vai trò và chức năng tầng vật lý. Khái niệm DTE và DCE

2. Vai trò và chức năng tầng vật lý. Khái niệm DTE và DCE
-  Tầng vật lý cung cấp các phương tiện điện, cơ, chức năng thủ tục để kích hoạt, duy trì và huỷ bỏ kiểu Vật lý giữa các hệ thống
   Phương tiện điện liên quan đến sự biễu diễn các bit (mức thể hiện) và tốc độ truyền các bit, đặc tính cơ liên quan đến các tính chất Vật lý của giao diện với một đường truyền (kích thước, cấu hình). Thuộc tính chức năng chỉ ra các chức năng được thực hiện bởi các phần tử của giao điện Vật lý, giữa một hệ thống đường truyền, còn thủ tục liên quan đến giao thức điều khiển việc truyền các xâu bit qua đường truyền Vật lý
   Tầng Vật lý là tầng thấp nhất giao điện với đường truyền không có PDU (Protocol Data Unit) cho tầng vật lý, không có phần Header chứa thông tin điều khiển, dữ liệu được truyền đi theo dòng bit
   Một giao thức tầng Vật lý tồn tại giữa các thực thể đó để quy định về phương thức (đồng bộ, dị bộ) và tốc độ truyền. Điều này mong muốn là giao thức đó độc lập tối đa với đường truyền Vật lý để cho một hệ thống có thể giao diện với nhiều đường truyền Vật lý khác nhau. Các chuẩn cho tầng vật lý bao gồm các phần tử giao thức giữa các thực thể và đặc tả của giao diện với đường truyền đảm bảo yêu cầu trên

-  DTE (Data Terminal Equipment) là thuật ngữ chung cho các máy của người sử dụng cuối, có thể là máy tính hoặc một trạng thái cuối (Terminal). Như vậy tất cả các ứng dụng của người sử dụng (chương trình dữ liệu) đều nằm ở DTE lại cho phép chúng ta phân chia tài nguyên, trao đổi dữ liệu và lưu trữ thông tin dùng chung
   DCE (Data circuit terminal Equipment) là thuật ngữ dùng chung chỉ các thiết bị làm nhiệm vụ nối các DTE với các đường truyền thông.Nó có thể là một Modem, Transducer, Multiplexer... hoặc một thiết bị số nào đó (máy tính chẳng hạn, trong trường hợp máy tính đó là một nút mạng và DTE được nối với mạng qua nút nối mạng đó). DCE có thể được cài đặt ngay bên trong bên DTE hoặc đứng riêng như một thiết bị độc lập

1. Trình bày mô hình OSI và chức năng mỗi tầng. So sánh với mô hình DoD

Chức năng mỗi tầng
Tầng 1 : Tầng vật lý ( Physical Layer) :
   Điều khiển việc truyền tải thật sự các bit trên đường truyền vật lý. Nó định nghĩa các tín hiệu điện, trạng thái đường truyền, phương pháp mã hóa dữ liệu, các loại đầu nối được sử dụng.
Tầng 2: Tầng liên kết dữ liệu (Data-Link Layer)
   Đảm bảo truyền tải các khung dữ liệu (frame) giữa hai máy tính có đường truyền vật lý nối trực tiếp với nhau. Nó cài đặt cơ chế phát hiện và xử lý lỗi dữ liệu nhận
Tầng 3: Tầng mạng (Network Layer)
   Đảm bảo các gói tin dữ liệu (Packet) có thể truyền từ máy tính này đến máy tính kia cho dù không có đường truyền vật lý trực tiếp giữa chúng. Nó nhận nhiệm vụ tìm đường đi cho dữ liệu đến các đích khác nhau trong mạng.
Tầng 4: Tầng vận chuyển (Transport Layer)
   Đảm bảo truyền tải dữ liệu giữa các quá trình. Dữ liệu gởi đi được đảm bảo không có lỗi, theo đúng trình tự, không bị mất mát, trùng lắp. Đối với các gói tin có kích thước lớn, tầng này sẽ phân chia chúng thành các phần nhỏ trước khi gởi đi, cũng như tập hợp lại chúng khi nhận được.
Tầng 5: Tầng giao dịch (Session Layer)
   Cho phép các ứng dụng thiết lập, sử dụng và xóa các kênh giao tiếp giữa chúng (được gọi là giao dịch). Nó cung cấp cơ chế cho việc nhận biết tên và các chức năng về bảo mật thông tin khi truyền qua mạng.
Tầng 6: Tầng trình bày (Presentation Layer)
   Đảm bảo các máy tính có kiểu định dạng dữ liệu khác nhau vẫn có thể trao đổi thông tin cho nhau. Thông thường các mày tính sẽ thống nhất với nhau về một kiểu định dạng dữ liệu trung gian để trao đổi thông tin giữa các máy tính. Một dữ liệu cần gởi đi sẽ được tầng trình bày chuyển sang định dạng trung gian trước khi nó được truyền lên mạng. Ngược lại, khi nhận dữ liệu từ mạng, tầng trình bày sẽ chuyển dữ liệu sang định dạng riêng của nó.
Tầng 7: Tầng ứng dụng (Application Layer)
   Cung cấp các ứng dụng truy xuất đến các dịch vụ mạng. Nó bao gồm các ứng dụng của người dùng, ví dụ như các Web Browser, các Mail User Agent hay các chương trình làm server cung cấp các dịch vụ mạng như các Web Server, các FTP Server, các Mail server

Mô hình DoD bao gồm 4 lớp:
- Lớp dưới cùng là lớp truy cập mạng đại diện cho các bộ phận kết nối vật lý, giao thức kết nối, giao thức truy cập mạng
- Lớp IP cung cấp một địa chỉ logic cho giao diện mạng vật lý với giao thức IP
- Lớp TCP thực hiện kết nối giữa 2 máy chủ trên 1 mạng với giao thức TCP
- Lớp Tiến trình/ứng dụng đại diện cho giao diện người sử dụng trên chồng giao thức TCP/IP
Nếu so sánh mô hình OSI với DoD ta thấy chúng tương đồng nhau như hình

câu 10: nguyên tắc hoạt động của Cache

Địa chỉ vật lý A từ bvxl đc gửi đến cache khi bắt đầu chu trình truy cập bộ nhớ (ghi or đọc dữ liệu). cache so sánh phần thẻ(tag) của địa chỉ vật lý A với all các địa chỉ (Ai) chứa trong cache. nếu có sự trùng thì cache chọn từ dl tương ứng với địa chỉ A, tức là M(A) và nó kết thúc chu trình truy cập bộ nhờ bằng việc chuyển dl từ bộ vxl tới bản sao M(A)(đọc dl) or đọc bản sao M(A) vào bvxl (ghi dl). Nếu không có sự trùng lặp của dữ liệu địa chỉ chứa trong cache (Ai) với địac chỉ A thì cache khởi tạo 1 trình tự với 1 hay vài chu trình đọc bộ nhớ chính để sao khối dữ liệu (dòng dl) P(A) tương ứng với địa chỉ A chứa M(A).

Câu 9 : Các BVXL cấu trúc ống (pipeline Processors)

- bộ XL ống gồm có 1 chuỗi liên tiếp các mạch xử lý mà các mạch xử lý đó thường đgl phân đoạn hay tầng. Thông qua chuỗi này, dòng toán hạng đc xử lý . Mỗi phân đoạn xử lý từng phần của các toán hạng và các kết quả cuối cùng chỉ nhận đc khi toàn bộ chuỗi các toán hạng đã đi qua hết các phân đoạn của ống.
- Mỗi phân đoạn x.lý từng phần các toán hạng và k.quả cuối cùng chỉ nhận đc khi toàn bộ chuỗi các toán hạng đã đi qua hết các phân đoạn của ống.
Cấu trúc của BVXL ống: 
Các thanh ghi Ri là những bộ đệm nhận d.liệu Di – 1 (là các kết quả tính đc trong c.kì xung nhịp đồng hồ trc của các đvị tính Ci – 1) từ phân đoạn Si – 1, ngoại trù các thanh ghi Ri nhận d.liệu bên ngoài ống.
- Một đường ống lệnh đơn giản có thể đc tổ chức gồm 2 phân đoạn: phân đoạn đọc lệnh (S1) và phân đoạn thực hiện lệnh (S2)

Một đường ống lệnh cơ bản có thể hình thành nhờ phân theo chu kì lệnh: đọc lệnh(S1), giải mã lệnh(S2), đọc các toán hạng(S3), thực hiện lệnh (S4), cất giữ kết quả (S5)         

Câu 8: Các kiểu của BVXL song song và h.suất của XL song song . Hãy so sánh cấu trúc máy tính chia sẻ BN và phân tán BN

* Các kiểu của BVXL song song  :
·       Phân loại Flynn:
- Chuỗi lệnh là chuỗi d.liệu SISD
- Chuỗi lệnh là nhiều chuỗi d.liệu SIMD
- Nhiều chuỗi lệnh 1 chuỗi d.liệu MISM
- Nhiều chuỗi lệnh nhiều chuỗi d.liệu MISM
·       Phân loại theo cấu trúc:
- Truyền thông theo các biến số dùng chung

Các hệ kết nối chặt chẽ hay các BVXL gọi là VXL đối xứng SMP.
- Hệ thống VXL chia sẻ BN: Cứ 1 VXL có 1 BN I/O dùng riêng của nó.
* So sánh cấu trúc máy tính chia sẻ BN và phân tán BN :
 +Máy tính chia sẻ Bộ nhớ:   Hệ thống máy tính với tổ chức, mà trong đó các đvị nhớ kết nối trên mạng N làm thành 1 BN chính tổng thể đảm bảo chia sẻ cho tất cả các đvị x.lý, gọi là máy tính có BN chia sẻ.
+Máy tính phân tán Bộ nhớ: Hệ thống máy tính mà trong đó mỗi đ.vị x.lý kết nối với 1 đvị nhớ tạo thành 1 khối xử lý riêng (với tài nguyên riêng) và kết nối với nhau trên mạng kết nối N để trao đổi tài nguyên, thì gọi là máy tính có BN phân phối tài nguyên.

Câu 7: Bộ nhớ Cache : Cấu trúc Cache, Thuật toán thay thế

1. Cấu trúc Cache:
Cache ghi nhớ một tập hợp Ai các đ.chỉ của BN chính và các từ d.liệu M(Ai). Dữ liệu trao đổi giữa Cache và BN chính đc nhóm theo các khối, hay khối các dòng. Mỗi một khối lệnh như vậy là 1 phân khối của 1 trang nào đó của BN chính. Do đó đ.chỉ chứa trong Cache là đ.chỉ khối. Các dòng cất giữ trong Cache không có đ.chỉ riêng biệt, mà chúng đc tham chiếu tới nhờ đ.chỉ của chúng lưu trong BN chính. Vị trí chính xác của các dòng trong Cache đc x.định bằng phương pháp s.xếp đ.chỉ giữa BN chính và Cache. Nội dung của mảng Cache là những bản sao của tập các khối nhỏ không liên tiếp nhau kèm theo đ.chỉ của BN chính.
2. Thuật toán thay thế (phương pháp thay thế dòng của tập trong Cache)
B1: CPU yêu cầu lệnh/d.liệu lưu trữ trong địa chỉ “a”
B2: Khi đó nội dung từ đ.chỉ “a” không có bên trong BN Cache, CPU phải mang nó về trực tiếp từ BN RAM.
B3: Bộ phận đ.khiển Cache  tải 1 hàng (thông thường 64 byte) bắt đầu từ đ.chỉ “a” và bên trong BN Cache. Điều đó nhiều hơn d.liệu CPU đã yêu cầu, do đó nếu chương trình tiếp tục chạy tuần tự (có nghĩa là yêu cầu đ.chỉ a + 1), lệnh/d.liệu tiếp theo CPU sẽ yêu cầu đã đc tải trong BN Cache.
B4: Mạch điện gọi là PreFetch tải nhiều v.trí d.liệu hơn sau dòng sau, có nghĩa là bắt đầu những nội dung tải từ địa chỉ a + 64 vào BN Cache.
Nếu chương trình thường chạy tuần tự thì CPU không bao h cần lấy d.liệu trực tiếp từ BN RAM về, nhũng lệnh và d.liệu CPU yêu cầu sẽ thường nằm trong BN Cache trc khi CPU hỏi tới chúng.
Nếu chương trình thường chạy tuần tự thì CPU không bao giờ cần lấy dữ liệu trực tiếp từ bộ nhớ RAM về (ngoại trừ việc tải lệnh đầu tiên), những lệnh và dữ liệu CPU yêu cầu sẽ thường nằm trong bộ nhớ Cache trước khi CPU hỏi tới chúng.
Tuy nhiên những chương trình lại không chạy như vậy, chúng sẽ thường nhảy từ vị trí bộ nhớ này tới vị trí bộ nhớ khác. Thách thức lớn nhất của Bộ phận điều khiển Cache chính là cố gắng phỏng đoán CPU sẽ nhảy tới địa chỉ nào, để tải nội dung của địa chỉ đó vào bên trong bộ nhớ Cache trước khi CPU yêu cầu nó để tránh trường hợp CPU phải đi tới bộ nhớ RAM của hệ thống, vì điều đó làm chậm hiệu suất làm việc của toàn bộ hệ thống. Nhiệm vụ này được gọi là Dự đoán rẽ nhánh và những CPU mới đều có đặc điểm này. Những CPU hiện đại có tỉ lệ “hit” ít nhất là 80%, có nghĩa là ít nhất 80% thời gian CPU không cần truy cập trực tiếp tới bộ nhớ RAM của hệ thống và thay thế vào truy cập tới bộ nhớ Cache .

Cho dòng X = 275 trong BN chính với số lượng các tập trong Cache là k  = 128. Xác định dòng X của BN chính đc xếp vào tập bao nhiêu của BN Cache.
         Dòng 275 sẽ đc xếp như sau : 275/128 = 2 + 19/128, nghĩa là dòng 275 của BN chính đc xếp vào tập 19 trong Cache.



Câu 6: Chức năng của đơn vị quản lý BN MMU.

MMU của bộ VXL có các chức năng:
- Chuyển đổi địa chỉ ảo (virtual address) hay địa chỉ logic thành địa chỉ vật lý (physical), tức là đ.chỉ thực. Địa chỉ vật lý đc chuyển tới Cache, hoặc thông qua BIU và Bus đ.chỉ tới BN bên ngoài BVXL để chọn vùng nhớ.
- Đảm bảo cơ chế phân trang trong tổ chức BN ảo
- Đảm bảo cơ chế phân đoạn (segment) cho BN
- Bảo vệ BN cho cả hai cơ chế phân trang và phân đoạn
- Quản lý bộ đệm biến đổi truy cập nhanh TLB và quản lý BN dự trữ chuyển đổi ATC. Phục vụ quá trình chuyển đổi các trang nhớ ảo thành trang nhớ vật lý.
Đ.vị phân trang, TLB (hoặc ATC) đều có trong Mmu của hầu hết các BVXL hiện đại. Trong Intel X86 có đvị phân đoạn. Trong trường hợp không có TLB, MMU chứa phần logic giám sát truy nhận đến các bảng và thư mục tương ứng trong BN chính.

Câu 5: Giải thích phương pháp x.lý lệnh theo kiến trúc siêu hướng (superscalar).

Định nghĩa: Kiến trúc của bộ VXL có các khối chức năng xử lý song song bên trong gọi là kiến trúc siêu hướng, nghĩa là cùng 1 lúc nhiều hướng xử lý khác nhau bên trong VXL. Kiến trúc siêu hướng là sự phát triển tiếp theo của kiến trúc RISC, nó không những nâng cao tốc độ xử lý mà còn nâng cao độ tin cậy của CPU, bởi vì khi có sự cố ở 1 chip VXL thì chip VXL còn lại vẫn đảm nhiệm chức năng được bình thường.

Kiến trúc siêu hướng (superscalar) thể hiện trong đặc tính thực hiện các lệnh song song . Khối tiền đọc lệnh gửi ra i lệnh cùng  1 thời điểm tới khối giải mã. Khối điều khiển lần lượt tạo ra các chỉ thị cho 1 số ống thực hiện. Số lượng lệnh không nhất thiết phải = số ống, tuy nhiên số i lệnh =  số ống sẽ là hiệu quả nhất, vì như vậy là i lệnh cùng thực hiện song song .
Đơn vị điều khiển CU của BVXL có thể hoàn toàn cứng hoặc đc lập trình. Trong hầu hết các BVXL, công nghệ CISC (Intel X86 và Motorola) CU thường đc lập trình. Với xu hướng phát triển công nghệ RISC, CU đc hoàn toàn cứng hóa nhằm tăng tốc độ thực hiện hâu hết các lệnh trong 1 chu kì đơn. 

Câu 4: khối đơn vị giao tiếp bus (BIU) của các bộ VXL công nghệ cao

* Chức năng của từng bộ phận:
1. BIU:
2. PUIQ (khối tiền đọc lệnh và hàng lệnh)
- chứa các mạch logic để đọc trc các lệnh từ Icache và đặt vào hàng xếp các lệnh theo nguyên tắc vào trc ra sau FIFO
- các lệnh này đc chuyển tới khối giải mã lệnh DU (decoding unit)
- phần lớn các họ VXL ngày nay cho phép 1 số lệnh đồng thời đc giải mã (xử lý song song )
3. SFU (special function unit): khối chức năng đặc biệt, có thể là:
- khối đồ họa
- khối xử lý tín hiệu
- khối xử lý ảnh
- bộ XL ma trận và vector
4. Cache: là BN tốc độ nhanh nằm giữa BVXL và BN chính
- Sự tồn tại BN dự trữ với k.thước đủ lớn làm tăng hiệu suất của BVXL vì nó cho phép BVXL truy nhập thông tin nhanh hơn nhiều so với truy cập vào BN chính
- BN dự trữ kép (dual cache memory) phân ra BN dự trữ các lệnh (Icache), BN dự trữ lưu trữ d.liệu (Dcache). Cả 2 cache đều kết nối với bus bên trong. Chúng nhận thông tin từ BN chính thông qua bus D.liệu và BIU.
- Icache kết nối trực tiếp với PUIQ, nó chuyển 1 hay 1 số lệnh vào PUIQ trong 1 c.kì
- Thông qua bus D.liệu bên trong BN dự trữ D.liệu (Dcache) và bus D.liệu điều hành (ODB) giao tiếp với các đơn vị chức năng khác (IU, SFU, FPU)
* Trong nhiều loại VXL còn có thêm BN dự trữ thứ cấp (secondary cache memory)
- cache bên trong chip VXL là cache sơ cấp (primary cache)
- cache thứ cấp nằm bên ngoài chip và giữa cache sơ cấp và BN chính bên trong cấu trúc BN. Nó có tốc độ truy cập nhanh hơn truy cập BN chính (vì nó nằm bên ngoài BVXL nên nó có thể có dung lượng lớn hơn cache sơ cấp).
- dung lượng của cache thứ cấp có thể lên đến vài MB (pentium III cho phép mở rộng tới 4 MB)
5. IU (integer unit): đơn vị nguyên
- Có đặc tính cấu trúc phục vụ cho xử lý song song         nó có các đơn vị thao tác thực hiện các phép số học nguyên cộng/trừ, nhân/chia, có tập các thanh ghi 32 bit hoặc 64 bit.
- Các BVXL CISC thường có 8          16 thanh ghi.
- Các VXL RISC có tới 32 thanh ghi, đôi khi có hơn 100 thanh ghi.
- Dòng d.liệu đi theo 2 đường để tới các đvị thao tác các phép tính số học. Đvị giải mã phân chia lệnh DID nhận các chỉ thị đã đc giải mã của CU và gửi chúng tới các đvị x.lý các phép tính thích ứng.
- Các phép tính với số nguyên chuyển tới các đvị x.lý các số nguyên của IU, các phép tính dấu phẩy động chuyển tới đvị x.lý dấu phẩy động FDU, …
- D.liệu từ Dcache thông qua bus dữ liệu thao tác ODB chuyển tới các đvị x.lý
- Đvị dịch ống cho phép thực hiện các lệnh dịch nhiều bit nhanh trong 1 c.kì đơn.

Câu 3 :cấu trúc bên trong của BVXL 8, 16 bit.

2. Giải thích chức năng từng bộ phận (ALU, các thanh ghi, CU):
a. Đơn vị số học – logic (ALU)
- chứa khối logic thực hiện xử lý d.liệu
- Thực hiện các phép tính số học và logic :    and, sub, mul, div, and, or, not,...
                                                                                Shift left, Shift right, decr, incr,…
- Có hai cổng vào (in) để nhận d.liệu vào ALU và cổng ra (out) để lấy kết quả xử lý d.liệu của ALU ra ngoài.
- các thanh ghi temp1 và temp2 làm nhiệm vụ nhận d.liệu từ các nơi khác nhau bên trong BVXL thông qua bus d.liệu bên trong và lưu trữ trung gian dữ liệu trong quá trình xử lý d.liệu trong ALU.
Tương tự, cổng ra kết nối với bus d.liệu bên trong do đó kết quả phép toán có thế đc ra tới các nơi khác nhau, d.liệu thường được đưa tới nơi bộ cộng.
- các lệnh máy đc ALU xử lý có thể là 1 hay 2 toán hạng.
- Lệnh máy đc đọc từ BN vào BVXL đc giải mã nhờ bộ giải mã lệnh để tạo ra chuỗi các tín hiệu đi tới ALU đ.khiển quá trình x.lý d.liệu trong ALU.
b. Các thanh ghi : đc chia thành nhóm theo mục đích s.dụng
- Nhóm thanh ghi dùng chung:
+ Thanh ghi A (bộ cộng), B, C, D, E, H, L : 8 bit
+ để xử lý 16 bit, có các lệnh thực hiện với các cặp thanh ghi BC, CE, HL
- Các thanh ghi khác : thanh ghi trạng thái (SR), con trỏ ngăn xếp (SP), thanh đếm lệnh (PC), thanh ghi lệnh (instruction register),…
* Thanh ghi tổng A (accumulator):
- tham gia phần lớn các phép tinh
- độ dài của thanh tổng có thể tính bằng độ dài từ hoặc gấp đôi độ dài từ của BVXL.
- những lệnh I/O với ngoại vi là nhóm lệnh trao đổi byte d.liệu giữa thanh ghi tổng A với các thanh ghi của điều khiển ngoại vi.
- Lệnh nhập d.liệu IN PORT là lệnh đọc d.liệu từ cổng của ngoại vi vào thanh ghi A và OUT PORT là đọc nội dung thanh ghi A ra port ngoại vi.
* Thanh đếm chương trình PC (program counter)
- 1 chương trình đc BVXL thực hiện phải chứa trong BN chính. PC chứa đ.chỉ của lệnh trong BN và chỉ ra cho BVXL biết lệnh tiếp theo nằm ở ngăn nhớ nào để lấy ra thực hiện.
- trong các BVXL công nghệ cao có cơ chế quản lý BN ảo. Cơ chế đánh địa chỉ ảo có sự biến đổi đ.chỉ ảo thành đ.chỉ VL        nội dung của đ.chỉ lệnh sẽ phức tạp.
* Thanh ghi trạng thái SR (status register)
- dùng để ghi kết quả của các lệnh k.tra, s.sánh và 1 số lệnh tính toán với các thanh ghi
- thanh ghi trạng thái còn đgl thanh ghi cờ, s/dụng các bit cờ có thể thực hiện rẽ nhánh chương trình = các lệnh nháy và rẽ nhánh có đ.kiện
* Con trỏ ngăn xếp SP (stack pointer)
- Ngăn xếp là BN có cơ chế truy cập theo kiểu LIFO, luôn đc truy cập ở đỉnh TOP. Nó làm nhiệm vụ lưu trữ những thông tin phải dùng đi dùng lại nhiều lần.
- Các lệnh tác động đến ngăn xếp: call, ret, int, …
- Các lệnh chuyên dùng để cất giữ n.dung và phục hồi các thanh ghi của ngăn xếp là push và pop, các lệnh này làm thay đổi đỉnh của ngăn xếp.
- Con trỏ ngăn xếp SP chứa đ.chỉ của đỉnh ngăn xếp và n.dung của SP sẽ thay đổi mỗi khi thực hiện các lệnh vừa nêu trên
- khi khởi động hệ thống máy tính, con trỏ ngăn xếp luôn đc khởi tạo về địa chỉ đỉnh của ngăn xếp.
* Thanh ghi đ.chỉ BN và logic (memory address register and logic)
- có độ dài 16 bit, các đầu ra của nó đc điều khiển nối ra bus đ/c của h.thống máy tính để thực hiện chọn ngăn nhớ or để chọn cổng ngoại vi nào đó.
- Trong chu kì đọc lệnh, 1 lệnh máy đc đọc từ BN, lúc này ndung thanh ghi đ/c ngăn nhớ và n.dung của thanh đếm lệnh PC là như nhau, nghĩa là thanh ghi đ.chỉ BN trỏ tới từ lệnh đang đc đọc từ BN.
- Thanh ghi đchỉ BN không thể tự động tăng hay giảm ndung mà nó nhận đchỉ lệnh từ PC, từ SP và thanh ghi chỉ số.
- Phụ thuộc vào các loại VXL, nó có thể có đ.dài khác nhau: 16, 32, 64 bit
* Thanh ghi lệnh IR (instruction register)
- chứa lệnh đang thực hiện
- như là bộ đệm duy trì ndung mã lệnh và đầu ra của IR đưa tới bộ giải mã lệnh để tạo ra chuỗi các tín hiệu điều khiển thực hiện lệnh.
c. Control Unit (đơn vị điều khiển)
- có liên hệ thông tin với t.cả các đ.vị trong BVXL bởi nó đ.khiển toàn bộ h.độg xử lý thông tin bên trong BVXL.
- kqua giải mã lệnh đc đưa đến khối logic điều khiển CL (control logic) tạo ra chuỗi các tín hiệu để đ.khiển quá trình ghi đọc với các thanh ghi bên trong, tính toán trong ALU
- từ CL, các xung tín hiệu đ.khiển đi ra bus điều khiển của h.thống tác động đến BN hoặc đơn vị I/O để thực hiện trao đổi d.liệu
- CL nhận tín hiệu đ.khiển từ bên ngoài, như tín hiệu ngắt (INT, NMI), HOLD, RESET,… để xử lý bên trog trc khi đưa ra các tín hiệu trả lời như: chấp nhận ngắt INTA, dừng HALT,…
- CL quyết định thứ tự làm việc của từng đvị trong bộ VXL và sự trao đổi thông tin với thế giới bên ngoài chip VXL.
- CL là trung tâm đ.khiển của BVXL
3. Các vi mạch hỗ trợ cho BVXL
Mỗi loại VXL có những mạch hỗ trợ phù hợp đi theo:
- các bộ VXL công nghệ cao hiện  nay (kể từ 80386) đã có những vi mạch VLSI hỗ trợ gộp nhiều chức năng đ.khiển khác nhau đc đưa vào để có thể thành 1 CPU của 1 máy vi tính.
- Các máy tính thế hệ pentium 586/ 150 – 233 MHz với bảng mẹ PSI/ ISA có các vi mạch VLSI hỗ trợ như: 82437VX, 82438VX, … để tạo nhịp đồng hồ, điều khiển I/O…
- Các máy vi tính hiện nay đều có khả năng thiết lập ban đầu cho các vi mạch hỗ trợ (chipset), đó là các chế độ chipset features setup, bios features setup,…

Câu 2: Hãy nêu các đặc tính nâng cao tốc độ của bộ VXL là gì? Định nghĩa kiến trúc siêu hướng? Khuôn dạng dữ liệu?

* Những đặc tính nâng cao tốc độ của bộ VXL:
1. Xử lý song song  và kiến trúc siêu hướng
2. Đồng xử lý
3. Kĩ thuật nhớ dự trữ
4. Kĩ thuật đường ống
5. Bus rộng
+ Xử lý song song : là 2 quá trình, tính toán cùng xảy ra đồng thời. Trong kiến trúc máy tính, sự kết hợp 2 bộ VXL trong khối xử lý trung tâm (CPU) tạo ra khả năng xử lý song song  trong cùng 1 tg.
Kiến trúc này có thể tạo ra tốc độ xử lý dữ liệu lên gấp đôi so với kiến trúc chỉ dùng 1 bộ VXL. Cũng có thể thực hiện song song  ngay bên trong cấu trúc của bộ VXL, bằng cách thiết kế sao cho quá trình xử lý D.liệu bên trong chip VXL chia thành các phiên khác nhau và thực hiện song song  nhờ sự phân chia khối logic điều khiển(CU) bên trong thành phần riêng.
+ Đồng xử lý : là bộ VXL riêng biệt kết nối với bộ VXL thông qua bus hệ thống.  Bộ đồng xử lý chỉ thực hiện 1 số chức năng đặc biệt, ví dụ như các phép toán đòi hỏi sự chính xác sử dụng dấu phẩy động. Tốc độ xử lý của bộ đồng xử lý những phép tính này sẽ nhanh hơn rất nhiều so với bộ xử lý chính. Các bộ VXL công nghệ cao hiện nay đã cấy vào bên trong khối xử lý dấu phẩy động FPU càng làm tăng tốc độ tính toán các phép tính nhanh và chính xác hơn nhiều.
+ Bộ nhớ lưu trữ (cache memory): BN cache là BN có tốc độ cao, nó có thể nằm ngay bên trong bộ VXL với dung lượng hạn chế hoặc nằm kế ngay bên cạnh bộ VXL và kết nối trực tiếp với chip xử lý với dung lượng đủ lớn, trong khi đó BN chính kết nối với bộ VXL thông qua bus hệ thống. Sự trao đổi dữ liệu giữa BN chính và bộ VXL bị hạn chế về tốc độ, vì vậy để tăng tốc độ xử lý, phải tổ chức làm sao khi thực hiện chương trình, bộ VXL trước hết tìm kiếm lệnh ở BN dự trữ trước, nếu không có lệnh chứa trong BN dự trữ thì mới phải tìm tới BN chính. Điều này có nghĩa là nếu đa số lệnh không có trong BN dự trữ thì tốc độ xử lý chậm hơn gấp đôi so với truy cập thẳng vào BN chính. Vì vậy phải tổ chức làm sao đa số các lệnh của chương trình nằm hẳn trong BN dự trữ, ví dụ các lệnh có tần suất xuất hiện trong chương trình cao thì có thể cất trong BN dự trữ. Dung lượng BN dự trữ phải đủ lớn để đảm bảo lưu trữ những chương trình ứng dụng lớn. Ngày nay, dung lượng BN dự trữ bên trong các chip VXL chưa cao (32Kb :16Kb Dcache, 16Kb Icache). Với BN dự trữ bên ngoài có thể đạt tới dung lượng 2-4 MB.
+ Ký thuật đường ống : Mô phỏng dây chuyền lắp ráp máy móc, hệ thống đường dẫn, trong 1 số VXL hiện nay có chức năng thực hiện các lệnh máy liên tục thành 1 dây chuyền với 5 công đoạn : nhập D.Liệu của lệnh từ BN, giải mã lệnh, thực hiện các lệnh, ghi kết quả thực hiện lệnh vào BN. Khi lệnh thứ 1 bắt đầu bước vào thực hiện, ở giai đoạn 2 thì mã lệnh của lệnh tiếp theo được đọc từ BN ra để thực hiện bước 1 (giải mã lệnh). Cứ như vậy, các lệnh được thực hiện theo 1 dây chuyền liên tục như là dòng nước đi trong đường ống. Tốc độ xử lệnh vì thế được tăng lên rất cao.
+ Bus rộng : Kĩ thuật bus rộng áp dụng cho cả bên trong lẫn bên ngoài bộ VXL. Bên trong bộ VXL, thanh ghi tổng (A) có độ dài gấp đôi bus, như vậy tốc độ tính toán sẽ nhanh hơn, bởi không phải thực hiện các phép truy cập với BN để lưu trữ các kết quả trug gian của các phép tính.
* Kiến trúc siêu hướng :
Kiến trúc của bộ VXL có các khối chức năng xử lý song song bên trong gọi là kiến trúc siêu hướng, nghĩa là cùng 1 lúc nhiều hướng xử lý khác nhau bên trong VXL. Kiến trúc siêu hướng là sự phát triển tiếp theo của kiến trúc RISC, nó không những nâng cao tốc độ xử lý mà còn nâng cao độ tin cậy của CPU, bởi vì khi có sự cố ở 1 chip VXL thì chip VXL còn lại vẫn đảm nhiệm chức năng được bình thường.
* Khuôn dạng d.liệu :
Khuôn dạng d.liệu của các loại VXL được phân biệt theo các số có dấu, không dấu, các kí tự mã ASCII, mã BCD (hệ 2 - 10) :
- không dấu và có dấu :
B – Byte (8 byte), H – nửa từ (16 bit), W từ (32 bit), D – từ kép (64 bit) (sự phân loại này cho các bộ VXL 32 bit)
Bit dấu là bit cao nhất (MSB)
- các kí tự mã ASCII : mỗi kí tự được mã hóa bằng 8 bit.
- Dữ liệu ở mã BCD : dữ liệu được biểu diễn bằng các nhóm số 4 bit. Mỗi nhóm số 4 bit có giá trị không vượt quá 10 (1010). Phân biệt dữ liệu ở mã BCD đóng gói và không đóng gói. Trong BCD đóng gói, tất cả 64 bit được chia ra 8 nhóm (8 digit) và  cả 8 digit được dùng để mã hóa. Hai BCD digit trong 1 byte. Trong BCD không đóng gói, chỉ dùng 4 bit thấp trong từng byte để làm digit mã BCD, 4 bit cao của từng byte không dùng tới và đều ghi giá trị 0.
Các dấu phẩy động phân ra số chính xác đơn 32 bit và chính xác kép 64 bit theo chuẩn IEEE 754-1985. Cũng có thể mở rộng độ chính xác đến 80 bit ở 1 số bộ VXl. Số dấu phẩy động có bit lớn nhất (MSB) dùng làm dấu, dấu = 0, đó là số dương. Dấu = 1 là dấu âm.

câu 1. Đặc điểm cấu trúc của BVXL

1. Đặc điểm cấu trúc của BVXL(công suất, độ dài từ, khả năng đánh địa chỉ, tốc độ). Cho Bộ VXL có tần số làm việc 750Mhz, theo kiến trúc NeuManm, bên trong được thiết kế 4 ALU và để thực hiện 1 lệnh VXL cần 5 vi lệnh với hệ số thời gian truy cập bộ nhớ là 100 ns. Xác định tốc độ thực hiện lệnh của bộ VXL.
Trả lời:
1.1 Những đặc điểm cấu trúc của bộ VXL:
+ Công suất của bộ VXL: là khả năng xử lý dữ liệu
Đ.điểm:
• Độ dài từ của bộ VXL(data word length), tính bằng số byte.
• Dung lượng nhớ VL có thể đánh địa chỉ (addressing capacity).
• Tốc độ xử lý lệnh của Bộ VXL (instruction execute speed)
* Công suất máy tính (tốc độ x.lý thông tin, khả năng lưu trữ thông tin, khả năng kết nối nhiều loại thiết bị ngoại vi, …) phụ thuộc vào công suất của bộ VXL trong CPU.
* Độ dài từ:
Mỗi bộ VXL có thể xử lý dữ liệu với độ dài từ cố định. Phụ thuộc vào từng thế hệ VXL và mức độ phát triển của công nghệ VXL, độ dài từ có thế là 4 bit, 8 bit, 16 bit, 32 bit, 64 bit. Tập lệnh của bộ VXL thường có các lệnh thực hiện theo từ và theo byte. Nếu 1 từ là 2 byte thì cũng phân biệt byte cao và byte thấp. Byte thấp chiếm các bit từ 0 đến 7, Byte cao chiếm các bit từ 8 đến 15. Độ rộng từ có độ dài bao nhiêu bit thì cũng có bấy nhiêu bit đối với các thanh ghi, ALU và bus dữ liệu bên trong bộ VXL. Bus dữ liệu bên ngoài cũng thường có chừng đó độ dài nhưng cũng có thể chỉ 1 byte trong khi độ dài xử lý bên trong của bộ VXL là 6 bit. Độ dài từ càng lớn càng tạo ra nhiều khả năng tính toán của bộ VXL, khoảng biểu diễn số rộng hơn, tốc độ tính toán nhanh hơn.
* Khả năng đánh địa chỉ:
Các từ dữ liệu và lệnh máy cắt trong BN tại các ngăn nhớ khác nhau. Mỗi ngăn nhớ phải có địa chỉ nhận biết. Dải đánh địa chỉ càng lớn thì dung lượng BN càng nhiều. Để đánh địa chỉ, bộ VXL thường có thanh ghi địa chỉ. Độ rộng của thanh ghi địa chỉ quyết định giải địa chỉ của vùng nhớ vật lý mà bộ VXL thỏa mãn. VD: độ rộng của thanh ghi là 6 bit có thể đánh được địa chỉ khoảng nhớ vật lý là 216 = 26 . 210 = 64 KB = 65536 từ 8 bit.
Với số mũ ở hệ cơ số 2 ta có thể đánh giá ngay được độ rộng của thanh ghi địa chỉ hay bus địa chỉ. VD: để đánh được địa chỉ đến 32Gb, cần phải có 35 đường dây địa chỉ (A0-A34). Khả năng đánh địa chỉ càng lớn thì càng cho phép tạo ra 1 hệ thống máy tính có cấu hình mạnh với nhiều loại thiết bị ngoại vi, bộ nhớ chính có dung lượng lớn (đến vài trăm MB) và khả năng xử lý nhanh.
* Tốc độ thực hiện lệnh:
Tốc độ thực hiện lệnh của bộ VXL có thể đo bằng tốc độ thực hiện các lệnh dấu phẩy động FLOPS hoặc tính bằng triệu lệnh/giây (MIPS). Công thức tính MIPS theo kiến trúc NeuMan là: MIPS = (f*N)/(M+T)
Trong đó:
f : tần số làm việc của Bộ VXL
N: số lượng các đơn vị xử lý số học và logic (ALU) không phụ thuộc vào nhau bên trong bộ VXL
M: số lượng vi lệnh trung bình của 1 lệnh trong bộ VXL
T : hệ số tg truy cập BN (chu trình chờ đợi trong khi truy cập BN)
Theo CT này, tốc độ thực hiện lệnh của bộ VXL có thể thay đổi nhờ 4 yếu tố. Để nâng cao tốc độ VXL kiên trúc song song , đường ống, đồng xử lý, BN dự trữ. Và bus rộng đã được áp dụng cho cac chip VXL công nghệ cao hiện nay.
MIPS phụ thuộc vào tần số nhịp đồng hồ của bộ VXL. Tần số nhịp càng lớn thì tốc độ thực hiện lệnh càng cao. Các bộ VXL khi s/x thường có kí hiệu chữ cái hay số cụ thể để phân biệt tần số nhịp đồng hồ. Tần số nhịp đồng hồ của bộ VXL phụ thuộc vào công nghệ chế tạo bộ VXL. Phần lớn các bộ VXL được chế tạo theo 2 công nghệ bán dẫn: NMOS và CMOS
1.2 Tốc độ thực hiện lệnh của bộ VXL:
f = 750MHz
N=4
M=5
T=100
MIPS=(f*N)/(M+T)=(750*4)/(5+100)=...

Câu 12: Các lỗi có thể mắc phải trong quá trình thiết kế và cài đặt phần mềm là gì? Nguyên nhân? Theo bạn lỗi nào là lỗi nặng nhất? Vì sao?

Các li có th mc phi trong quá trình thiết kế và cài đt phn mm và nguyên nhân:
- L
i th 1: Li v ý đ thiết kế sai. Đây là li nng nht. H thng mà chúng ta xây dng s không th đáp ng được yêu cu ca khách hàng.
- L
i th 2: Li phân tích các yêu cu không đy đ hoc lch lc. Đây là li cũng thường xy ra. Thc tế cho thy, nhng người làm chuyên môn thì không hiu sâu v tin hc nên không cung cp được nhng thông tin cn thiết cho nhng người làm tin hc. Ngược li, nhng người làm tin hc là không hiu hết v chuyên môn nghip v ca khách hàng. Do vy mà vic thu thp thông tin s không đy đ hoc thiếu chính xác. Chính vì vy mà d mc li. Li này có th được khc phc ti các cuc gp g gia hai bên và gii đáp nhng điu còn mơ h.
- L
i th 3: Li hiu sai các chc năng. Đây là li thường hay mc phi do trong h thng có th có các chc năng hay lĩnh vc có tính chuyên môn cao. Các t chuyên ngành. Dn đến khó hiu đi vi nhà phát trin phn mm.
+ Ví d
: Đi vi phân s, khi cài đt đ đ rc ri thì ta quan nim
 N (s
t nhiên). Như vy biu thc 3/-4Ï Z (s nguyên); Mu_s ÎT_s  s được hiu là thương ca hai s nguyên. Khi cài đt, đôi khi người ta không chú ý đến chuyn này, do vy có th mc li.
- L
i th 4: Li b xót các chc năng. Li này các nhà phát trin phn mm cũng hay mc phi, do điu kin thi gian và chuyên môn có hn, đôi khi các chc năng không th được đưa ra mt cách đy đ. Li này có th được hn chế (không phi là khc phc tt c) qua thi gian làm vic nhiu hơn vi khách hàng, do vy mà ta có th biết được nhiu thông tin hơn.
+ Ví d
: Khi thc hin các phép toán vi Phân_s ta quên rút gn phân s; không khi to; kim tra phép chia cho s 0, …
+ M
t khía cnh khác na, đi vi vic thiết kế hướng đi tượng (s nghiên cu sau), ta cn phi tuân theo nguyên lý v hướng đi tượng (ch yếu là tính che du thông tin và kế tha): ta phi biết cách đ truy nhp đến tng thành phn ca đi tượng.
- L
i th 5: Li ti các đi tượng chu ti. Li xy ra ti các hàm hoc các th tc cp thp xây dng lên các th tc khác. Li này cũng là mt li nng, có th kéo theo sai xót mt lot các hàm hoc th tc khác.
+ Xét v
nguyên lý và mc đ li thì li nng nht vn là ý đ thiết kế sai hoc là th tc chu ti mc thp nht.
+ Xét ví d
sau: Gi s ta cn thc hin các phép toán trên mt đi tượng Phân_s. Khi đó cn thc hin các phép toán + (cng), - (tr), * (nhân), / (chia). Đ thc hin phép +, - thì ta cn gi th tc tìm BSCNN, th tc này li phi gi ti th tc tìm USCLN đ ly tích chia cho USCLN; các phép toán + - * / phi rút gn USCLN. Như vy đây có các đi tượng chu ti có mc đ khác nhau và th tc USCLN chu ti nhiu nht (th tc cp thp nht).
Nh
ư vy, nếu như trong quá trình thiết kế hay thc hin cài đt th tc USCLN mà có li thì li đó s nh hưởng đến toàn b h thng ca chúng ta.
- L
i th 6: Li lây lan. Đây là li do virus có th lây t chương trình này sang chương trình khác. Ví d, nếu trong thư vin có mt chương trình b li. Nếu ta gi th tc này thì s có li.
- L
i th 7: Li cú pháp. Li này sinh ra do vic viết sai các quy đnh v văn phm. Nhng li này thường được chương trình dch thông báo ngay khi dch theo nguyên lý an toàn: các li nh nht cũng phi được x lý ngay khi dch đến đó.
- L
i th 8: Li do hiu ng ph. Li xy ra do vic s dng hàm, th tc hay chương trình con, có các phép tính biến đi chương trình con nm ngoài ý mun ca người lp trình